kuis 9 ibu fina

9.1.2 Membuat latch menjadi Set: SR = 10

Jika S = 1, Q’next  adalah 0, berapapun nilai Qcurrent :

Q’next = (1 + Qcurrent)’ = 0

Maka, nilai Q’ yang baru naik ke gerbang NOR atas bersama R = 0.

Qnext = (0 + 0)’ = 1

Jadi jika SR = 10, maka Q’next = 0 dan Qnext = 1.

Beginilah cara membuat latch menjadi set   (1). Input S merupakan singkatan dari “set.” Perhatikan bahwa ia membutuhkan hingga dua tahap (dua delay gerbang) dari saat S menjadi 1 hingga Qnext menjadi 1. Namun ketika Qnext menjadi 1, output tak lagi berubah. Kondisi ini dinamakan stable state.

Timing diagram sangat penting dalam memberikan gambaran cara kerja rangkaian sekuensial. Gambar 2 di bawah ini adalah timing diagram yang menunjukkan perubahan output latch dengan input SR=10.

1.  Anggap keadaan awal, Q = 0 dan Q’ = 1.

2.  Jika   S=1, Q’ akan berubah dari 1 menjadi 0, setelah delay satu gerbang

NOR (pada diagram ditandai dengan garis vertikal agar jelas).

3.  Perubahan pada Q’ ini, bersama dengan R=0, menyebabkan Q menjadi 1 setelah delay pada gerbang NOR yang lain.

4.  Kemudian latch akan stabil sampai S atau R berubah kembali.